// ******************************************************************************
// Copyright     :  Copyright (C) 2020, Hisilicon Technologies Co. Ltd.
// File name     :  stlqu_harden_reg_offset.h
// Project line  :  Platform And Key Technologies Development
// Department    :  CAD Development Department
// Author        :  xxx
// Version       :  1.0
// Date          :  2018/9/28
// Description   :  The description of xxx project
// Others        :  Generated automatically by nManager V5.1
// History       :  xxx 2020/07/07 21:45:40 Create file
// ******************************************************************************

#ifndef STLQU_HARDEN_REG_OFFSET_H
#define STLQU_HARDEN_REG_OFFSET_H

/* STLQU_HARDEN_NODE_CSR Base address of Module's Register */
#define CSR_STLQU_HARDEN_NODE_CSR_BASE (0x21FD0000)

/* **************************************************************************** */
/*                      STLQU_HARDEN_NODE_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_STLQU_HARDEN_NODE_CSR_CRG_CFG_STLQU_HARDEN_REG \
    (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x0) /* STLQU_HARDEN CRG的控制寄存器 */
#define CSR_STLQU_HARDEN_NODE_CSR_RST_CFG_SML0_HARDEN_REG \
    (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x4) /* SML0_HARDEN的crg控制 */
#define CSR_STLQU_HARDEN_NODE_CSR_RST_CFG_SML1_HARDEN_REG \
    (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x8) /* SML1_HARDEN的crg控制 */
#define CSR_STLQU_HARDEN_NODE_CSR_RING_STA_SML0_HARDEN_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0xC)   /* RING_CRDT_STA */
#define CSR_STLQU_HARDEN_NODE_CSR_RING_STA_SML1_HARDEN_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x10)  /* RING_CRDT_STA */
#define CSR_STLQU_HARDEN_NODE_CSR_RING_STA_STLQU_HARDEN_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x14) /* RING_CRDT_STA \
                                                                                                     */
#define CSR_STLQU_HARDEN_NODE_CSR_RST_COMB_CFG_0_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x18)        /* glb srst req */
#define CSR_STLQU_HARDEN_NODE_CSR_RST_COMB_CFG_1_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x1C) /* time wait efuse done \
                                                                                              */
#define CSR_STLQU_HARDEN_NODE_CSR_RST_COMB_CFG_2_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x20) /* rst_comb config */
#define CSR_STLQU_HARDEN_NODE_CSR_PLL0_CFG_0_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x24)     /* PLL10的config寄存器 */
#define CSR_STLQU_HARDEN_NODE_CSR_PLL0_CFG_1_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x28)     /* PLL0的config寄存器 */
#define CSR_STLQU_HARDEN_NODE_CSR_PLL0_CFG_2_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x2C)     /* PLL0的config寄存器 */
#define CSR_STLQU_HARDEN_NODE_CSR_PLL0_CFG_3_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x30)     /* PLL0的config寄存器 */
#define CSR_STLQU_HARDEN_NODE_CSR_PLL0_CFG_4_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x34)     /* PLL0的config寄存器 */
#define CSR_STLQU_HARDEN_NODE_CSR_PLL0_CFG_5_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x38)     /* PLL0的config寄存器 */
#define CSR_STLQU_HARDEN_NODE_CSR_PLL0_CFG_6_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x3C)     /* PLL0的config寄存器 */
#define CSR_STLQU_HARDEN_NODE_CSR_PLL0_CFG_7_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x40)     /* PLL0的config寄存器 */
#define CSR_STLQU_HARDEN_NODE_CSR_PLL0_CFG_8_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x44)     /* PLL0的config寄存器 */
#define CSR_STLQU_HARDEN_NODE_CSR_PLL0_STATE_0_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x48)   /* PLL0状态寄存器 */
#define CSR_STLQU_HARDEN_NODE_CSR_PLL0_STATE_1_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x4C)   /* PLL0状态寄存器 */
#define CSR_STLQU_HARDEN_NODE_CSR_SML0_POWER_CFG_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x50) /* SML0 power控制寄存器 \
                                                                                              */
#define CSR_STLQU_HARDEN_NODE_CSR_SML0_POWER_ACK_REG \
    (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x54) /* SML0 power ACK状态寄存器 */
#define CSR_STLQU_HARDEN_NODE_CSR_SML1_POWER_CFG_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x58) /* SML1 power控制寄存器 \
                                                                                              */
#define CSR_STLQU_HARDEN_NODE_CSR_SML1_POWER_ACK_REG \
    (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x5C) /* SML1 power ACK状态寄存器 */
#define CSR_STLQU_HARDEN_NODE_CSR_CHIP_UNCRT_ERR_EN_0_REG \
    (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x60) /* 各模块的uncrt_err的生效使能0 */
#define CSR_STLQU_HARDEN_NODE_CSR_CHIP_UNCRT_ERR_EN_1_REG \
    (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x64) /* 各模块的uncrt_err的生效使能1 */
#define CSR_STLQU_HARDEN_NODE_CSR_CHIP_UNCRT_ERR_0_REG \
    (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x68) /* 各模块的uncrt_err状态寄存器0 */
#define CSR_STLQU_HARDEN_NODE_CSR_CHIP_UNCRT_ERR_1_REG \
    (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x6C) /* 各模块的uncrt_err状态寄存器1 */
#define CSR_STLQU_HARDEN_NODE_CSR_PCIE_WAKEN_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x70)      /* pcie的WAKEN控制输出 */
#define CSR_STLQU_HARDEN_NODE_CSR_RST_COMB_STATUS_REG (CSR_STLQU_HARDEN_NODE_CSR_BASE + 0x74) /* rst_comb 状态寄存器 \
                                                                                               */

#endif // STLQU_HARDEN_REG_OFFSET_H
